PCI標(biāo)準(zhǔn)不斷發(fā)展，應(yīng)對(duì)PCB設(shè)計(jì)的挑戰(zhàn)，并提供靈活性，從而在未來(lái)的高速應(yīng)用中發(fā)揮作用。
PCI（外圍組件互連）標(biāo)準(zhǔn)誕生于20世紀(jì)90年代初，最初是作為芯片間通信及外設(shè)連接的總線(xiàn)協(xié)議。盡管數(shù)據(jù)傳輸和系統(tǒng)設(shè)計(jì)在這些年發(fā)生了翻天覆地的變化，但PCI也與時(shí)俱進(jìn)不斷進(jìn)化升級(jí)。憑借其靈活多變的設(shè)計(jì)優(yōu)勢(shì)，這項(xiàng)技術(shù)至今仍廣泛應(yīng)用于高端顯卡、服務(wù)器和嵌入式系統(tǒng)領(lǐng)域。
在21世紀(jì)初，PCI演變?yōu)镻CIe（PCI Express），數(shù)據(jù)傳輸?shù)男聲r(shí)代就此開(kāi)啟。PCI 2.2的帶寬相對(duì)有限，最高僅為133 MB/s。PCIe 6.0理論上允許在（x8）配置中達(dá)到64GB/s，幾乎是其千倍的增長(zhǎng)。PCIe協(xié)議的高速帶寬大約每三年就會(huì)翻一番。PCIe技術(shù)轉(zhuǎn)移范圍支持人工智能、自動(dòng)駕駛、嵌入式應(yīng)用、工業(yè)自動(dòng)化等服務(wù)器應(yīng)用。
PCI（x8）通道配置（圖片提供：ept GmbH)
這一巨大發(fā)展在人工智能、自動(dòng)駕駛和高性能計(jì)算等數(shù)據(jù)密集型應(yīng)用領(lǐng)域尤為明顯。盡管數(shù)據(jù)中心中的PCIe 5.0系統(tǒng)目前已支持32Gb/s，但采用8Gb/s的PCIe 3.0應(yīng)用仍主要應(yīng)用于傳統(tǒng)嵌入式市場(chǎng)。PCIe 4.0模塊剛剛推出，但更廣泛的市場(chǎng)推廣預(yù)計(jì)還需約五年時(shí)間。目前，PCIe 4.0協(xié)議被用于符合SEA三級(jí)標(biāo)準(zhǔn)的半自動(dòng)駕駛控制系統(tǒng)，而完全自動(dòng)駕駛所需的PCIe 5.0系統(tǒng)則符合四級(jí)和五級(jí)標(biāo)準(zhǔn)。
PCIe迭代及其帶寬
PCIe采用模塊化設(shè)計(jì)，能夠靈活適配未來(lái)需求。實(shí)際上，PCIe接口的發(fā)展速度往往遠(yuǎn)超實(shí)際應(yīng)用需求。PCIe接口這種特性讓制造商的設(shè)計(jì)需要具備前瞻性，預(yù)期接口在未來(lái)多年內(nèi)都能保持穩(wěn)定性能。此外，具有前瞻性的PCIe接口設(shè)計(jì)可能包含材料與制造工藝的突破性進(jìn)展，從而實(shí)現(xiàn)數(shù)據(jù)傳輸速率的持續(xù)提升。
然而，對(duì)于未來(lái)的預(yù)測(cè)仍面臨諸多挑戰(zhàn)。新的高速PCIe應(yīng)用要求系統(tǒng)在不增加安裝空間的情況下處理兩倍的數(shù)據(jù)量，這必然導(dǎo)致設(shè)計(jì)日趨復(fù)雜。單個(gè)組件的微型化反過(guò)來(lái)又推高了成本。隨著數(shù)據(jù)速率的提升，對(duì)PCIe接口布線(xiàn)的要求也在提高。超過(guò)16Gb/s的高頻信號(hào)（例如PCIe 4.0)需要采用多層復(fù)雜PCB設(shè)計(jì)、特殊材料和精確控制阻抗。微孔、特殊電介質(zhì)以及高密度互連（HDI）也會(huì)增加制造成本。
COM Express 25Gb/s以太網(wǎng)的規(guī)劃
盡管通過(guò)PCIe 4.0（每通道16 Gb/s）提供了足夠的帶寬，但在COM Express（模塊化計(jì)算機(jī)）上實(shí)現(xiàn)25Gb/s以太網(wǎng)尚未完全實(shí)現(xiàn)。主要原因包括：COM模塊中缺乏集成25Gb/s以太網(wǎng)控制器，驅(qū)動(dòng)程序和固件支持不足，以及現(xiàn)有組件、不兼容的線(xiàn)纜和連接器系統(tǒng)導(dǎo)致的信號(hào)質(zhì)量有限。另一個(gè)瓶頸是PCB上的物理空間。具有多達(dá)400個(gè)信號(hào)的應(yīng)用（如FPGA或COM Express模塊）需要復(fù)雜的多層布線(xiàn)（通常為10-16層）、受控阻抗、差分對(duì)以及EMC優(yōu)化布局。此類(lèi)系統(tǒng)的微型化進(jìn)一步加劇了這一問(wèn)題。
更高頻率也會(huì)導(dǎo)致更強(qiáng)的電磁影響。在信號(hào)間距較窄的高度集成設(shè)計(jì)中，會(huì)發(fā)生反射、串?dāng)_和干擾，這就需要強(qiáng)大的屏蔽和地線(xiàn)布設(shè)。
高速連接器提供最佳數(shù)據(jù)傳輸
傳統(tǒng)設(shè)計(jì)方法在現(xiàn)代PCIe應(yīng)用中已接近極限。在嵌入式領(lǐng)域，業(yè)界迫切需要?jiǎng)?chuàng)新的連接解決方案。這些PCIe接口方案能在可靠、節(jié)省空間且成本優(yōu)化的前提下實(shí)現(xiàn)高速數(shù)據(jù)傳輸。全新Colibri接口正是其中一例，它通過(guò)三種變體提供靈活適配：
* 10+適用于根據(jù)修訂版2.1的COM Express模塊
* 16+適用于根據(jù)修訂版3.1的COM Express模塊—
* 25+適用于根據(jù)修訂版3.1和25的Gb/s以太網(wǎng)應(yīng)用
25+針對(duì)COM Express模塊的3.1版及25Gb/s以太網(wǎng)應(yīng)用
PCIe 4.0應(yīng)用連接器的插入損耗限值為-1.8dB，頻率為8GHz。
三種變體（10+、16+和25+Gb/s）的插入損耗（圖片提供：ept GmbH)
Colibri 25+連接器超越了PCIe應(yīng)用標(biāo)準(zhǔn)要求，因此在成本優(yōu)化的PCB高速設(shè)計(jì)中產(chǎn)生的損耗可通過(guò)該連接器進(jìn)行補(bǔ)償。由于PCIe應(yīng)用優(yōu)化了布局結(jié)構(gòu)，在PCB設(shè)計(jì)中這是更經(jīng)濟(jì)的解決方案。它首次在COM Express上支持25Gb/s以太網(wǎng)，通過(guò)集成屏蔽實(shí)現(xiàn)小型化和電磁兼容性?xún)?yōu)化，并為PCIe 4.0應(yīng)用提供未來(lái)兼容性。該P(yáng)CIe接口方案即使在空間有限的情況下也能在板間應(yīng)用中實(shí)現(xiàn)可靠且可擴(kuò)展的信號(hào)傳輸，支持高數(shù)據(jù)速率，使其成為下一代PCIe應(yīng)用模塊化嵌入式系統(tǒng)及PCI接口應(yīng)用的重要基礎(chǔ)。
Colibri信號(hào)傳輸(圖片提供: ept GmbH)
展望未來(lái)，5G互連、自動(dòng)駕駛、網(wǎng)絡(luò)安全、V2X通信、邊緣計(jì)算和區(qū)塊鏈技術(shù)等自主技術(shù)將對(duì)數(shù)據(jù)傳輸產(chǎn)生重大影響。最新一代PCIe應(yīng)用互連解決方案已準(zhǔn)備好滿(mǎn)足當(dāng)今的高速需求以及即將到來(lái)的未來(lái)需求。 |
